Aha, d.h. wenn ich auf einem Wafer zwei RAM Bausteine zusammen auf eine gemeinsame Fläche setze, kostet das 6x soviel, als wenn ich die beiden mit 1mm Abstand einzeln nebeneinander setze? Meinst Du nicht eher die Entwicklungskosten statt der Produktionskosten?
Du wirst es kaum glauben: ja, so ist es tatsächlich. Ob es nun in deinem Beispiel "nur" der 4fache Preis oder auch mal der 7fache ist, ist dabei unerheblich. Die Fehlerwahrscheinlichkeit steigt dramatisch an mit steigender Fläche. View7 hat das schon ganz richtig erklärt.
Gegenüber Crop benötigt ein FF-Sensor übrigens schonmal die etwa 2,6-fache Fläche (1,6x1,6).
Beispiel:
Auf dem Wafer sind dutzende winziger Bereiche falsch dotiert (statistisch gleichverteilt über die Fläche). Nun baut man auf diesem Träger 1mm² kleine Speicherchips. Bei der Prüfung stellt man später fest, einige der ICs sind defekt und schmeist sie weg. Jeweils 1mm² geht also in den Müll. Pro Wafer sind das dann beispielsweise 5% der Gesamtfläche.
Nun baut man auf einem gleichartigen Wafer riesige Sensoren für die 5D. Schon ein einzelner Defekt wirkt sich hierbei logischerweise dramatisch auf die nutzbare Fläche aus. Nun gibt es aber mehrere Defekte im Wafer. Man muß also beispielsweise schon etwa 80% der Produktion wegschmeißen ...
Andere Effekte, wie Fehler in der Belichtung in bestimmten Bereichen kommen hinzu, die Wafer können nicht vollständig ausgefüllt werden, Zuschnittsfehler bedeuten überproportional viel weggeworfene Fläche etc.
Das alles summiert sich. Und schwubs ist auch ein doppelt so großer Speicherchip mal eben um ein vielfaches teurer.
ICs auf Siliziumbasis herzustellen ist eben leider nicht wie Brot backen, wo man für die doppelte Menge einfach doppelt soviel Zutaten verwendet und sich freuen kann, dabei noch Kosten zu sparen, weil die Verarbeitung u.U. rationeller wird.
